- Trang chủ
- Luận án, luận văn
- Tối ưu hoá và đánh giá hiệu năng của tổ chức cache trong hệ thống vi xử lý thế hệ sau: LATS Kỹ thuật Viễn thông: 62.52.02.08/ Hồ Văn Phi

Tối ưu hoá và đánh giá hiệu năng của tổ chức cache trong hệ thống vi xử lý thế hệ sau: LATS Kỹ thuật Viễn thông: 62.52.02.08/ Hồ Văn Phi
Tác giả : Hồ Văn Phi
Năm xuất bản : 2014
Nơi xuất bản : H.
Mô tả vật lý : 134tr.: hình vẽ, bảng; 30cm 1 tt
Số phân loại : 621.382
Chủ đề : 1. Kĩ thuật vi xử lí. 2. Viễn thông. 3. 7. 4. 4. 5. 7.
Thông tin chi tiết
Tóm tắt : | Tổng quan về kiến trúc Chip đa xử lí, đa luồng. Nghiên cứu tổ chức cache, chính sách thay thế cache trong kiến trúc Chip đa xử lí, đa luồng. Phân tích đánh giá hiệu năng và giải pháp tối ưu hoá hiệu năng của của tổ chức cache trong kiến trúc Chip đa xử lý, đa luồng |
Thông tin dữ liệu nguồn
Thư viện | Ký hiệu xếp giá | Dữ liệu nguồn |
---|---|---|
![]() |
LA14.0773.1, LA14.0773.2, LA14.0773.3 |
https://opac.nlv.gov.vn/pages/opac/wpid-detailbib-id-579151.html |
Tài liệu cùng tác giả
Đàm đạo với Khổng Tử / Hồ Văn Phi ; Nguyễn Trường Sinh biên dịch
Tác giả : Hồ Văn Phi ; Nguyễn Trường Sinh biên dịch
Nhà xuất bản : Văn học
Năm xuất bản : 2024
Đàm đạo với Khổng Tử/ Hồ Văn Phi ; Vũ Ngọc Quỳnh dịch
Tác giả : Hồ Văn Phi ; Vũ Ngọc Quỳnh dịch
Nhà xuất bản : Văn học
Năm xuất bản : 2022
Cơ sở dữ liệu nâng cao/ Sang Ho Lee, Hoàng Bảo Hùng, Hồ Văn Phi..
Tác giả : Sang Ho Lee, Hoàng Bảo Hùng, Hồ Văn Phi..
Nhà xuất bản : Thông tin và Truyền thông
Năm xuất bản : 2019
Efficient B-tree Index Schemes for NAND Flash Memory: Doctor of Philosophy in Computer Science/ Ho Van Phi
Tác giả : Ho Van Phi
Năm xuất bản : 2017
Đàm đạo với Khổng Tử / Hồ Văn Phi; Vũ Ngọc Quỳnh dịch
Tác giả : Hồ Văn Phi; Vũ Ngọc Quỳnh dịch
Nhà xuất bản : Văn học
Năm xuất bản : 2004
Tài liệu cùng danh mục chủ đề
Nghiên cứu sự sai hỏng của tinh thể Silicene bằng phương pháp phiếm hàm mật độ liên kết mạnh : : Luận văn thạc sĩ vật lý chuyên ngành Vật lý Lý thuyết và Vật lý toán / Nguyễn Thị Thùy Dương ; Huỳnh Anh Huy (người hướng dẫn khoa học)
Tác giả : Nguyễn Thị Thùy Dương ; Huỳnh Anh Huy (người hướng dẫn khoa học)
Nhà xuất bản : Trường Đại học Cần Thơ
Năm xuất bản : 2018
Tích hợp mô hình Aquacrop và ảnh viễn thám Modis trong xác định cơ cấu mùa vụ và năng suất lúa trên các vùng đất Đồng bằng Sông Cửu Long : : Luận án tiến sĩ ngành Khoa học đất / Trần Thị Hiền ; Võ Quang Minh (cán bộ hướng dẫn)
Tác giả : Trần Thị Hiền ; Võ Quang Minh (cán bộ hướng dẫn)
Nhà xuất bản : Trường Đại học Cần Thơ
Năm xuất bản : 2018
Nghiên cứu ứng dụng công nghệ laser vision trong phát hiện lỗi bề mặt sản phẩm : : Luận văn tốt nghiệp cao học ngành kỹ thuật điều khiển và tự động hóa / Võ Phạm Thiên Thảo ; Nguyễn Hữu Cường (cán bộ hướng dẫn)
Tác giả : Võ Phạm Thiên Thảo ; Nguyễn Hữu Cường (cán bộ hướng dẫn)
Nhà xuất bản : Trường Đại học Cần Thơ
Năm xuất bản : 2018
Tính chất vận chuyển điện tử của Graphene nanoribbon pha tạp phức : : Luận văn Thạc sĩ Vật lý. Chuyên ngành Vật lý lý thuyết và Vật lý toán / Võ Trung Phúc ; Nguyễn Thành Tiên (Cán bộ hướng dẫn)
Tác giả : Võ Trung Phúc ; Nguyễn Thành Tiên (Cán bộ hướng dẫn)
Nhà xuất bản : Trường Đại học Cần Thơ
Năm xuất bản : 2018
Tính chất vận chuyển điện tử của Graphene nanoribbon thay đổi biên cấu trúc : : Luận văn Thạc sĩ Vật lý. Chuyên ngành Vật lý lý thuyết và Vật lý toán / Nguyễn Văn Út ; Nguyễn Thành Tiên (Cán bộ hướng dẫn)
Tác giả : Nguyễn Văn Út ; Nguyễn Thành Tiên (Cán bộ hướng dẫn)
Nhà xuất bản : Trường Đại học Cần Thơ
Năm xuất bản : 2018
- Ấn phẩm định kỳ
- Tối ưu hoá và đánh giá hiệu năng của tổ chức cache trong hệ thống vi xử lý thế hệ sau: LATS Kỹ thuật Viễn thông: 62.52.02.08/ Hồ Văn Phi
- Ấn phẩm định kỳ
- Tối ưu hoá và đánh giá hiệu năng của tổ chức cache trong hệ thống vi xử lý thế hệ sau: LATS Kỹ thuật Viễn thông: 62.52.02.08/ Hồ Văn Phi
Ldr
|
|
01895aam 22007698a 4500
|
001
|
|
CLN251475277
|
005
|
__
|
20141111161138.0
|
008
|
__
|
141010s2014 ||||||viesd
|
041
|
0_
|
$avie
|
082
|
04
|
$223$a621.382$bT452U
|
100
|
1_
|
$aHồ Văn Phi
|
245
|
10
|
$aTối ưu hoá và đánh giá hiệu năng của tổ chức cache trong hệ thống vi xử lý thế hệ sau:$bLATS Kỹ thuật Viễn thông: 62.52.02.08/$cHồ Văn Phi
|
260
|
__
|
$aH.,$c2014
|
300
|
__
|
$a134tr.:$bhình vẽ, bảng;$c30cm$e1 tt
|
502
|
__
|
$aTrường đại học Bách khoa Hà Nội ; Ngày bảo vệ: 09/9/2014
|
504
|
__
|
$aThư mục: tr. 108-116. - Phụ lục: tr. 117-134
|
520
|
__
|
$aTổng quan về kiến trúc Chip đa xử lí, đa luồng. Nghiên cứu tổ chức cache, chính sách thay thế cache trong kiến trúc Chip đa xử lí, đa luồng. Phân tích đánh giá hiệu năng và giải pháp tối ưu hoá hiệu năng của của tổ chức cache trong kiến trúc Chip đa xử lý, đa luồng
|
650
|
_7
|
$2Bộ TK TVQG$aKĩ thuật vi xử lí
|
650
|
__
|
7
|
650
|
__
|
7
|
650
|
__
|
7
|
650
|
__
|
7
|
650
|
__
|
7
|
650
|
__
|
7
|
650
|
__
|
7
|
650
|
__
|
7
|
650
|
__
|
7
|
650
|
__
|
7
|
650
|
__
|
7
|
650
|
_7
|
$2Bộ TK TVQG$aViễn thông
|
650
|
__
|
7
|
650
|
__
|
7
|
650
|
__
|
7
|
650
|
__
|
7
|
650
|
__
|
7
|
650
|
__
|
7
|
650
|
__
|
7
|
650
|
__
|
7
|
650
|
__
|
7
|
650
|
__
|
7
|
650
|
__
|
7
|
650
|
__
|
7
|
650
|
__
|
7
|
650
|
__
|
7
|
650
|
__
|
7
|
650
|
__
|
7
|
650
|
__
|
7
|
650
|
__
|
7
|
650
|
__
|
7
|
651
|
__
|
7
|
651
|
__
|
7
|
651
|
__
|
4
|
651
|
__
|
7
|
651
|
__
|
7
|
651
|
__
|
7
|
651
|
__
|
4
|
852
|
|
$aNLV$bNLV$jLA14.0773.1
|
852
|
|
$aNLV$bNLV$jLA14.0773.2
|
852
|
|
$aNLV$bNLV$jLA14.0773.3
|
900
|
|
1
|
925
|
|
G
|
926
|
|
0
|
927
|
|
LA
|