loading

Tối ưu hoá và đánh giá hiệu năng của tổ chức cache trong hệ thống vi xử lý thế hệ sau: LATS Kỹ thuật Viễn thông: 62.52.02.08/ Hồ Văn Phi

Tác giả : Hồ Văn Phi

Năm xuất bản : 2014

Nơi xuất bản : H.

Mô tả vật lý : 134tr.: hình vẽ, bảng; 30cm 1 tt

Số phân loại : 621.382

Chủ đề : 1. $2Bộ TK TVQGKĩ thuật vi xử lí. 2. $2Bộ TK TVQGViễn thông. 3. 7. 4. 4. 5. 7.

Thông tin chi tiết

Tóm tắt :

Tổng quan về kiến trúc Chip đa xử lí, đa luồng. Nghiên cứu tổ chức cache, chính sách thay thế cache trong kiến trúc Chip đa xử lí, đa luồng. Phân tích đánh giá hiệu năng và giải pháp tối ưu hoá hiệu năng của của tổ chức cache trong kiến trúc Chip đa xử lý, đa luồng

 Thông tin dữ liệu nguồn

 Thư viện  Ký hiệu xếp giá  Dữ liệu nguồn
Thư viện Quốc gia Việt Nam LA14.0773.1, LA14.0773.2, LA14.0773.3
https://opac.nlv.gov.vn/pages/opac/wpid-detailbib-id-579151.html