loading

Giải pháp tối ưu công suất tiêu thụ cho các kiến trúc mạng trên chip: LATS Công nghệ điện tử - viễn thông: 95140302.01/ Phan Hải Phong

Tác giả : Phan Hải Phong

Năm xuất bản : 2018

Nơi xuất bản : H.

Mô tả vật lý : XI, 110tr.: minh hoạ; 30cm 1 tt

Số phân loại : 621.38215

Chủ đề : 1. $2Bộ TK TVQGCông suất. 2. $2Bộ TK TVQGKĩ thuật điện tử. 3. $2Bộ TK TVQGTiêu thụ. 4. $2Bộ TK TVQGTối ưu hoá. 5. Kiến trúc mạng.

Thông tin chi tiết

Tóm tắt :

Nghiên cứu một số kỹ thuật cơ bản về thiết kế các vi mạch tiêu thụ năng lượng thấp từ đó đề xuất một số giải pháp, kỹ thuật tối ưu hoá năng lượng tiêu thụ cho các kiến trúc mạng trên chip

 Thông tin dữ liệu nguồn

 Thư viện  Ký hiệu xếp giá  Dữ liệu nguồn
Thư viện Quốc gia Việt Nam LA18.2159.1, LA18.2159.2, LA18.2159.3
https://opac.nlv.gov.vn/pages/opac/wpid-detailbib-id-751338.html