loading

Verification techniques for system-level design / Masahiro Fujita, Indradeep Ghosh, Mukul Prasad

Tác giả : Masahiro Fujita, Indradeep Ghosh, Mukul Prasad

Nhà xuất bản : Morgan Kaufmann Publishers

Năm xuất bản : 2008

Nơi xuất bản : Amsterdam

Mô tả vật lý : vii, 240 p. : ill. ; 25 cm

ISBN : 9780123706164

Số phân loại : 621.3815

Chủ đề : 1. Hệ thống trên một chip -- Thử nghiệm. 2. Mạch tích hợp -- Mã xác nhận. 3. Phương pháp hình thức (Khoa học máy tính). 4. Formal methods (Computer science). 5. Integrated circuits -- Verification. 6. Systems on a chip -- Testing. 7. Kỹ nghệ điện tử. 8. Mạch điện.

Thông tin chi tiết

Tóm tắt :

This book will explain how to verify SoC logic designs using "formal" and "semi-formal" verification techniques. The critical issue to be addressed is whether the functionality of the design is the one that the designers intended. Simulation has been used for checking the correctness of SoC designs (as in "functional" verification), but many subtle design errors cannot be caught by simulation. Recently, formal verification, giving mathematical proof of the correctness of designs, has been getting much more attention. So far, most of the books on formal verification target the register transfer level (RTL) or lower levels of design. For higher design productivity, it is essential to debug designs as early as possible. That is, designs should be completely verified at very abstracted design levels (higher than RTL). This book covers all aspects of high-level formal and semi-formal verification techniques for system level designs.

 Thông tin dữ liệu nguồn

 Thư viện  Ký hiệu xếp giá  Dữ liệu nguồn
Thư viện đại học Cần Thơ
https://lrcopac.ctu.edu.vn/pages/opac/wpid-detailbib-id-157766.html